domingo, 19 de diciembre de 2010

motor a pasos

objetivo: implementacion de un motor paso a paso mediante compuertas TTL

Para el control del del motor paso a paso se necesitan diversas compuertas para porder obtener la secuencia adecuada en el circuito. El circuito contara con un contador el cual se uso el 74LS192 y un timer numero de parte 555 asi como también se diseña un decodificador para el control del motor.
Se diseña el circuito del timer para obtener los pulsos necesarios tal como se muestran en la figura


Ya terminado el circuito del timer se prosigue a armar el circuito necesario para el contador, en este caso el numero de parte del contador que se uso es el 74LS192  las entradas UP y DOWN  se usan de tal manera que  si se quiere que el conteo sea ascendente se introduciran los pulsos en la entrada  UP pero si se quiere que el conteo sea descendente se introducen los pulsos en la entrada Down.
las salidas del contador se conectan a un decodificador con compuertas, este se encarga de mantener una determinada secuencia ya sea de medio paso o paso completo, para obtener una secuencia de paso completo se requieren de los siguientes pasos
Pimero se escribe en forma binaria los números del uno al quince y se ponen en la salida los unos lógicos con la secuencia deseada, esta secuencia de unos lógicos es la que permitirá dar el giro al motor en paso completo.
Ahora cada salida será la columna A, B, C y D por la cual se utilizara el método del mapa de karnaugh para simplificar cada salida  y de esta manera poder implementar el circuito, De acuerdo con las ecuaciones obtenidas por la reducción usando el método de karnaugh se realiza el decodificador
Después de haber obtenido el circuito del timer, el del contador y del decodificador el circuito ya será capaz de realizar la función adecuada para que el motor gire con paso completo de acuerdo con lo que se observa en la figura siguiente.

sábado, 18 de diciembre de 2010

Implementación de un Semáforo

Implementación de un Semáforo

Construir el circuito lógico para un semáforo que responda a la siguiente secuencia: Verde, Amarillo, Rojo y Rojo/Amarillo.

El semáforo tiene cuatro estados, los cuales se pueden representar con 2 flip-flops, sin embargo para asignar el tiempo de duración de cada estado se emplearan 3 flip-flops, de los cuales se pueden obtener 8 estados, cuyos tiempos se pueden distribuir de la siguiente forma:

    * Verde (3 ciclos)
    * Amarillo (1 ciclo)
    * Rojo (3 ciclos)
    * Rojo-Amarillo (1 ciclo)

Desarrollo:
El primer paso para realizar el diseño consiste en asignar los estados lógicos, como se puede notar en la tabla 1. Esta asignación de estados se puede hacer de forma libre y no necesariamente debe corresponder a una secuencia binaria, sin embargo, en este caso por comodidad sean establecido de esta forma para implementar el circuito con base en un contador sincrónico de tres bits.
Tabla 1 Asignación de estados.


En la figura 1 se observa un contador sincrónico de tres bits construido con flip-flops JK, a partir del cual se realizará el diseño. El objetivo de hacer uso del contador es emplear sus salidas (Q2, Q1 y Q0) para generar los estados de las variables V, A y R (Verde, Amarillo y Rojo) del semáforo.

Figura 1: Contador de tres bits.



El siguiente paso consiste en deducir la logica combinacional adicional para generar los estados de las variables V, A y R. Para ello se deben construir los mapas de Karnaugh y obtener las ecuaciones lógicas. En la figura 2 se muestran los mapas con las ecuaciones resultantes para cada variable.

Figura 2: Mapas de Karnaugh.



Con las expresiones obtenidas solo resta agregar la lógica al contador de la figura 1. El diseño del final del circuito de muestra en la figura 3.

Figura 3: Circuito Lógico.

Acontinuación se muestra el circuito simulado en Multisim.








Exposiciones

Aplicaciones De Los Contadores


APLICACIONES DE LOS CONTADORES
Contaje de objetos y sucesos
División de frecuencias y ampliación de períodos
Medida de tiempos
Multiplexado temporal: reparto de tiempos
Medida de frecuencias

Control de número de unidades
Una cinta transportadora mueve pequeños objetos de uno en uno; al final de ella, un operario coloca una caja de embalaje y, al presionar un pedal, deben caer 100 objetos en la caja.
La figura siguiente muestra un posible circuito para controlar el movimiento de la cinta, de forma que no se produce error aunque se presione el pedal mientras la cinta se mueve.







La activación del pedal borra el contador, pero durante dicho intervalo la cinta transportadora permanece inmóvil (entrada inferior de la puerta "o-negada"); posteriormente, al soltar el pedal, la cinta transportadora avanza y el detector de objetos envía los correspondientes pulsos al contador, hasta alcanzar el número 100 (1100100) que detiene el movimiento de la cinta (entrada superior de la puerta "o-negada") hasta una nueva activación del pedal.

Obsérvese que el borrado del contador se encuentra condicionado a que se encuentre en el número 100, para evitar que activaciones erróneas del pedal durante el proceso de llenado de una caja incrementen el número de objetos en la misma.

Obsérvese que el borrado del contador se encuentra condicionado a que se encuentre en el número 100, para evitar que activaciones erróneas del pedal durante el proceso de llenado de una caja incrementen el número de objetos en la misma.

Configuraciones análogas pueden utilizarse para cualquier control de número de unidades, por ejemplo, para dejar pasar n pulsos cada vez que se activa su entrada de pulsos, para avanzar n posiciones (determinadas por marcas), etc.

De igual forma, para controlar un número máximo (de personas o de objetos presentes en un recinto), supuesto que se disponga de sendos detectores de entrada y de salida (que comunican un pulso por cada entrada o salida individual).


Puede emplearse un contador bidireccional; el contador cuenta los pulsos provenientes del sensor de entradas y descuenta los que recibe del sensor de salidas y, al alcanzar el número máximo, produce una señal que avisa o cierra el paso (señal de alto: stop) hasta que se producen salidas que sitúan el contador por debajo del número máximo.


No es frecuente disponer de contadores con entradas de pulsos separadas para el contaje y descontaje y, además, un diseño síncrono no admite varias entradas de reloj; lo habitual será configurar el contador anterior en la forma que se representa en la figura siguiente (en ella los pulsos de entradas y de salidas se han ajustado a una unidad de tiempo del reloj mediante los correspondientes detectores de flanco).



El contador debe actuar cuando recibe un solo pulso de entrada o de salida y debe hacerlo en sentido ascendente si el pulso es de entrada. La puerta "y", que produce la señal de salida, corresponde al término mínimo reducido del número n (recibe los dígitos con valor 1 en dicho número n).



Flip  Flop  JK

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.

K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.


Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el estado contrario al que tenía.

La ecuación característica del biestable JK que describe su comportamiento es:

Qsiguiente = JQ’ + K’Q

Tabla de Verdad y Señal:
J = 1,  k = 0 , Q = 1    
J = 0,  k = 1 , Q = 0
J = 0,  k = 0 , Q = pasa
J =  k = 1   Q = invierte


El FF JK puede considerarse como el flip flop universal puesto que puede configurarse para obtener los demás flip-flops. En el cuadro a continuación se muestra el equivalente de cada uno de los tipos de flip flop en función del J K.






Flip Flop Tipo D



Sistemas Sincrónicos (Síncronos o con clock)

n  Son sistemas que actúan bajo un control de tiempo, este control se denomina reloj (clock).

q  Clock: es una señal que se alterna entre los valores lógicos 0 y 1 en un periodo regular.


El Flip Flop
n  El Flip Flop es un dispositivo de almacenamiento binario con clock.
n  Bajo operaciones normales este dispositivo almacenará un 1 ó un 0 y sólo cambiarán estos valores en el momento que ocurra una transición del clock. 


Rampas de subida y de bajada

Flip Flop tipo D



n  El nombre proviene de Delay (retardo), ya que su salida es un reflejo de lo que hay en la entrada con un retardo de un ciclo de clock.


Comportamiento de un Flip Flop tipo D con Rampa de Bajada

n  Diagrama de tiempo

Variación de la entrada

La salida no se verá afectada, ya que el valor de la entrada D solo es relevante en el instante de la rampa de bajada.

Comportamiento de un Flip Flop tipo D con Rampa de Subida

n  Diagrama de tiempo

Sistemas Asíncronos

n  Los FF síncronos de cualquier tipo que poseen entradas asíncronas, esto añade dos pines más de control al FF, los conocidos PRESET y CLEAR (Los cuáles pueden ser activos en el estado ALTO o BAJO).

Entonces tenemos FF síncronos con un par de entradas que no dependen en ningún momento del pulso de Reloj.

Flip Flops con “Clear” y “Preset”

n  Cualquier tipo de Flip Flop podrá contar con estas entradas asincrónicas, en el caso de Flip Flops tipo D tenemos:


Diagrama de tiempo para un Flip Flop con Clear y Preset





Memorias

Memoria RAM.

¿Qué es la memoria RAM?
La memoria principal o RAM (Random Access Memory, Memoria de Acceso Aleatorio) es donde el computador guarda los datos que está utilizando en el momento presente. El almacenamiento es considerado temporal por que los datos y programas permanecen en ella mientras que la computadora este encendida o no sea reiniciada.

Se le llama RAM porque es posible acceder a cualquier ubicación de ella aleatoria y rápidamente.
Físicamente, están constituidas por un conjunto de chips o módulos de chips normalmente conectados a la tarjeta madre. Los chips de memoria son rectángulos negros que suelen ir soldados en grupos a unas plaquitas con "pines" o contactos.
La diferencia entre la RAM y otros tipos de memoria de almacenamiento, como los disquetes o los discos duros, es que la RAM es mucho más rápida, y que se borra al apagar el computador, no como los Disquetes o discos duros en donde la información permanece grabada.


Tipos de RAM.

 DRAM: Dinamic-RAM, o RAM DINAMICA, ya que es "la original", y por tanto la más lenta. Usada hasta la época del 386, su velocidad típica es de 80 ó 70 nanosegundos (ns), tiempo éste que tarda en vaciarse para poder dar entrada a la siguiente serie de datos. Por ello, es más rápida la de 70 ns que la de 80 ns.

Físicamente, aparece en forma de DIMMs o de SIMMs, siendo estos últimos de 30 contactos.

SRAM: Static Random Access Memory (SRAM), o Memoria Estática de Acceso Aleatorio es un tipo de memoria basada en semiconductores que a diferencia de la memoria DRAM, es capaz de mantener los datos (mientras esté alimentada) sin necesidad de circuito de refresco (no se descargan). Sin embargo, sí son memorias volátiles, es decir que pierden la información si se les interrumpe la alimentación eléctrica.

No debe ser confundida con la SDRAM (Syncronous DRAM).
A six-transistor CMOS SRAM cell.


PSRAM: Otras formas de RAM son la RAM pseudo estática (PSRAM – Pseudo Static RAM) y la RAM no volátil (NVRAM – NonVolatile RAM). La PSRAM es una DRAM con un controlador refrescador de memoria embebido. La NVRAM es una variación especial de la RAM que es capaz de mantener datos, incluso luego de que se remueve la alimentación de poder. Esto se logra almacenando los valores en una memoria EEPROM (explicada en la siguiente sección), justo antes de perder la alimentación.




Memoria ROM

Una memoria de sólo lectura (ROM – Read Only Memory) contiene un patrón permanente de datos que no puede alterarse. Una ROM es no volátil. Además suele ser utilizada para almacenar subrutinas de bibliotecas para funciones de uso frecuente, programas del sistema, etc.

Existen varios tipos de memoria ROM, entre los cuales se encuentran:
Mask ROM: Llegan del fabricante ya grabadas. El proceso de grabación se hace en el mismo momento de la producción de la memoria por medio de unas mascaras litográficas. La máscara es muy costosa. Cada dato que se quiere cambiar requiere fabricar nuevamente todas las memorias.

PROM: La grabación de la memoria se realiza después de la fabricación de la misma, pero una vez grabada ya no puede ser modificada.

EPROM: (Erasable Programmable ROM). Este dispositivo usa un transistor como componente programable. Esta se lee y escribe electrónicamente, pero para el borrado de la misma es necesario exponerla a radiación ultravioleta para reasignar carga negativa a todas las celdas.

EAPROM: se puede borrar y reprogramar eléctricamente.

EEPROM: (Electrically Erasable Programmable ROM). En esta memoria se puede escribir en cualquier momento sin borrar todo el contenido anterior, ya que permite actualizaciones a nivel de byte. El borrado de los datos se realiza mediante un voltaje específico a los bytes de memoria direccionados.

PIC.

PIC: Los PIC son una familia de microcontroladores tipo RISC fabricados por Microchip Technology Inc. y derivados del PIC1650, originalmente desarrollado por la división de microelectrónica de General Instrument.

El nombre actual no es un acrónimo. En realidad, el nombre completo es PICmicro, aunque generalmente se utiliza como Peripheral Interface Controller (controlador de interfaz periférico).

El PIC original se diseñó para ser usado con la nueva CPU de 16 bits CP16000. Siendo en general una buena CPU, ésta tenía malas prestaciones de E/S, y el PIC de 8 bits se desarrolló en 1975 para mejorar el rendimiento del sistema quitando peso de E/S a la CPU. El PIC utilizaba microcódigo simple almacenado en ROM para realizar estas tareas; y aunque el término no se usaba por aquel entonces, se trata de un diseño RISC que ejecuta una instrucción cada 4 ciclos del oscilador.

PLD.

Los PLD son dispositivos digitales que se pueden configurar por el usuario para implementar una amplia variedad de funciones lógicas en sistemas. Estos dispositivos tienen pines de entrada, un arreglo lógico programable y pines de entrada y salida. Muchos PLD's tienen salidas programables que incrementan su flexibilidad haciéndolos útiles para una gran variedad de aplicaciones. 


SPLD: Simple Dispositivos Lógicos Programables (SPLD) Sencillo dispositivo de lógica programable (SPLD) chips son el tipo más simple, más pequeño y menos costoso de dispositivo de lógica programable (PLD). Fichas SPLD se pueden utilizar en tablas para reemplazar la serie 7400-lógica transistor-transistor (TTL) de los componentes. También se utilizan en una variedad de aplicaciones comerciales, industriales, y la comunicación.

CPLD: Un CPLD (del acrónimo inglés Complex Programmable Logic Device) es un dispositivo electrónico. Los CPLD extienden el concepto de un PLD (del acrónimo inglés Programmable Logic Device) a un mayor nivel de integración ya que permite implementar sistemas más eficaces, ya que utilizan menor espacio, mejoran la fiabilidad del diseño, y reducen costos. Un CPLD se forma con múltiples bloques lógicos, cada uno similar a un PLD. Los bloques lógicos se comunican entre sí utilizando una matriz programable de interconexiones, lo cual hace más eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo.

Procesador de un CPLD de la marca Altera.



FPGA.

Una FPGA (del inglés Field Programmable Gate Array) es un dispositivo semiconductor que contiene bloques de lógica cuya interconexión y funcionalidad se puede programar. La lógica programable puede reproducir desde funciones tan sencillas como las llevadas a cabo por una puerta lógica o un sistema combinacional hasta complejos sistemas en un chip.

Las FPGAs se utilizan en aplicaciones similares a los ASICs sin embargo son más lentas, tienen un mayor consumo de potencia y no pueden abarcar sistemas tan complejos como ellos. A pesar de esto, las FPGAs tienen las ventajas de ser reprogramables (lo que añade una enorme flexibilidad al flujo de diseño), sus costes de desarrollo y adquisición son mucho menores para pequeñas cantidades de dispositivos y el tiempo de desarrollo es también menor.

Las FPGAs fueron inventadas en el año 1984 por Ross Freeman y Bernard Vonderschmitt, co-fundadores de Xilinx, y surgen como una evolución de los CPLDs.
Tanto los CPLDs como las FPGAs contienen un gran número de elementos lógicos programables. Si medimos la densidad de los elementos lógicos programables en puertas lógicas equivalentes (número de puertas NAND equivalentes que podríamos programar en un dispositivo) podríamos decir que en un CPLD hallaríamos del orden de decenas de miles de puertas lógicas equivalentes y en una FPGA del orden de cientos de miles hasta millones de ellas.

Aparte de las diferencias en densidad entre ambos tipos de dispositivos, la diferencia fundamental entre las FPGAs y los CPLDs es su arquitectura. La arquitectura de los CPLDs es más rígida y consiste en una o más sumas de productos programables cuyos resultados van a parar a un número reducido de biestables síncronos (también denominados flip-flops). La arquitectura de las FPGAs, por otro lado, se basa en un gran número de pequeños bloques utilizados para reproducir sencillas operaciones lógicas, que cuentan a su vez con biestables síncronos. La enorme libertad disponible en la interconexion de dichos bloques confiere a las FPGAs una gran flexibilidad.

practica 7

practica 7.
1.- Diseñe un circuito combinacional cuyas entradas son dos números binarios enteros de 8 bits sin
signo X y Y, y una señal de control MIN/MAX. La salida del circuito es un binario entero de 8 bits sin signo Z, tal que Z=0 si X=Y; de otra forma Z=Min(X,Y), si MIN/MAX=1 y Z=max(X,Y) si MIN/MAX=0.

2.- Implemente el latch S-R  con compuertas NAND y demostrar su tabla de verdad característica y su diagrama de tiempos.
y
3.- Implementar el latch S-R con  compuertas NOR y demostrar su tabla de verdad característica y su diagrama de tiempos.
En la siguiente Figura se muestra la tabla de verdad tanto para el latch S-R con compuertas NAND y NOR.
Tabla de verdad para latch S-R.

Para comprobar la tabla de verdad se procede a implementar el circuito con ayuda del software de Multisim e ir variando las entradas S y R con el switch, como se muestra a continuación.

A continuación se muestra la comprobación de la tabla de verdad.
Para S=0 y R=1. Donde se puede observar que si cumple con los valores de la tabla cuando se aplica el latch con compuertas NOR  y NAND.



A continuación se muestra la comprobación de la tabla de verdad.
Para S=1 y R=0. Donde se puede observar que es lo contrario a estado anterior si cumple con los valores de la tabla cuando se aplica el latch con compuertas NOR  y NAND.



A continuación se muestra el diagrama y la comprobación de la tabla de verdad cuando hay un estado no permitido y un estado de memoria, cuando Para S=0 y R=0, donde observamos que el estado no permitido es para la compuerta NAND y de memoria para la NOR.

A continuación se muestra el diagrama y la comprobación de la tabla de verdad cuando hay un estado no permitido y un estado de memoria, cuando Para S=1 y R=1, donde observamos que el estado no permitido es para la compuerta NOR y de memoria para la NAND.




jueves, 2 de diciembre de 2010

Practica No. 6 multiplexores

Objetivo:
Entender y aplicar el funcionamiento de multiplexores y demultiplexores.

Desarrollo
a-Diseñe un sistema que transmita 4 numeros digitales BCD  a través  de multiplexores y se decodifiquen. Mostrar  la salida del sistema con leds.
b-Diseñe un sistema que transmita 4 digitales BCD  a través  de multiplexores y se decodifiquen. Mostrar  la salida del sistema con un display de 7 segmentos.
Resultados:
1-      Muestre el desarrollo del sistema en el simulador
2-      Implementar el diseño
 
 
En la siguientes figura se muestra  el multiplexor , hecho en el programa Multisim donde se simularos el inciso a y b juntos para esto se utilizaron los multiplexores 74ls153 y el decodificador 74ls47 y un display de anodo comun
 
 en las figura se muestra el resultado para cada una de las combinaciones que se pueden realizar a la entradas de control de los multiplexores y se muestra el resultado en los leds como en el display
 
se selecciona la entrada 00 en la entradas de control(J5) por lo que nuestro resultado es el primer numero que se encuentra en nuestras entradas de los multiplexores(J1) en este caso es 1
se selecciona la entrada 01 en la entradas de control(J5) por lo que nuestro resultado es el segundo numero que se encuentra en nuestras entradas de los multiplexores(J2) en este caso  el numero es 2
se selecciona la entrada 10 en la entradas de control(J5) por lo que nuestro resultado es el tercer numero que se encuentra en nuestras entradas de los multiplexores(J2) en este caso  el numero es 3

se selecciona la entrada 11 en la entradas de control(J5) por lo que nuestro resultado es el cuarto numero que se encuentra en nuestras entradas de los multiplexores(J2) en este caso  el numero es 4