practica 7

practica 7.

1.- Diseñe un circuito combinacional cuyas entradas son dos números binarios enteros de 8 bits sin
signo X y Y, y una señal de control MIN/MAX. La salida del circuito es un binario entero de 8 bits sin signo Z, tal que Z=0 si X=Y; de otra forma Z=Min(X,Y), si MIN/MAX=1 y Z=max(X,Y) si MIN/MAX=0.

2.- Implemente el latch S-R  con compuertas NAND y demostrar su tabla de verdad característica y su diagrama de tiempos.

y

3.- Implementar el latch S-R con  compuertas NOR y demostrar su tabla de verdad característica y su diagrama de tiempos.

En la siguiente Figura se muestra la tabla de verdad tanto para el latch S-R con compuertas NAND y NOR.

Tabla de verdad para latch S-R.

Para comprobar la tabla de verdad se procede a implementar el circuito con ayuda del software de Multisim e ir variando las entradas S y R con el switch, como se muestra a continuación.

A continuación se muestra la comprobación de la tabla de verdad.
Para S=0 y R=1. Donde se puede observar que si cumple con los valores de la tabla cuando se aplica el latch con compuertas NOR  y NAND.

A continuación se muestra la comprobación de la tabla de verdad.

Para S=1 y R=0. Donde se puede observar que es lo contrario a estado anterior si cumple con los valores de la tabla cuando se aplica el latch con compuertas NOR  y NAND.

A continuación se muestra el diagrama y la comprobación de la tabla de verdad cuando hay un estado no permitido y un estado de memoria, cuando Para S=0 y R=0, donde observamos que el estado no permitido es para la compuerta NAND y de memoria para la NOR.

A continuación se muestra el diagrama y la comprobación de la tabla de verdad cuando hay un estado no permitido y un estado de memoria, cuando Para S=1 y R=1, donde observamos que el estado no permitido es para la compuerta NOR y de memoria para la NAND.